# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-169537

(43) Date of publication of application: 04.07.1989

(51)Int.Cl.

G06F 9/34 G06F 9/30

(21)Application number: 62-333875

(71)Applicant: FUJITSU LTD

(22)Date of filing:

24.12.1987


(72)Inventor: KUBO YOSHIHIRO

## (54) MICROPROCESSOR

## (57)Abstract:

PURPOSE: To practically increase the number of instruction sets, to shorten the length of an operation code and to increase a processing speed by providing the title microprocessor with a data length register for storing information indicating data length to be processed by an instruction.

CONSTITUTION: The data length register 4 stores information indicating data length to be processed by an instruction and its contents, for example, are rewritten by an exclusive instruction or the like. An instruction decoder 2 decodes the contents of an instruction register 1 by referring to the contents of the register 4. Thereby, only one instruction code may be prepared for one operation for plural operands with various data lengths. Since the practical number of instructions can be increased and the addition of a code for distinguishing the data length to an instruction code is unnecessary, a program having more processing contents can be stored in a ROM of the same size even when an operation code is shortened. In addition, the processing speed can be increased.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# ⑲ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平1-169537

®Int.Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)7月4日

G 06 F

9/34 9/30 3 2 0 3 5 0 A-7361-5B G-7361-5B

審査請求 未請求 発明の数 1 (全6頁)

マイクロプロセツサ

②特 願 昭62-333875

20出 願 昭62(1987)12月24日

⑫発 明 者 久

良 弘 神奈

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

20代 理 人 弁理士 井桁 貞一

明 和 物质

1. 発明の名称

マイクロプロセッサ

2. 特許請求の範囲

命令コードを記憶する命令レジスタ(1)と、 記憶された数命令コードを解説する命令デコー ′(2)と、

解 洗結果に基づいて命令を実行するための各種 制 御 信号及びタイミング信号を出力するコントローラ(3)と、

を有するマイクロプロセッサにおいて、

接命令によって処理すべきデータ長を示す情報を記憶するデータ長レジスタ(4)を付設し、 接命令デコーダ(2)は、接データ長レジスタ (4)の内容を参照して接命令レジスタの内容を 解読することを特徴とするマイクロブロセッサ。

3. 発明の詳細な説明

. [目次]

超 短

産業上の利用分野

従来の技術

発明が解決しようとする問題点

問題点を解決するための手段(1図)

作用

実 施 例

一事准例

他の実施例

発明の効果

[概要]

マイクロプロセッサに関し、

命令セットの数を実質的に多くし、しかも、オペレーションコード及を短かくして処理速度を高速にすることを目的とし、

命令コードを記憶する命令レジスタ(1)と、 記憶された故命令コードを解説する命令デコー ダと、解説結果に基づいて命令を実行するための 各種制御信号及びタイミング信号を出力するコン トローラと、を有するマイクロプロセッサにおい て、 複命令によって処理すべきデータ 長を示す情報を記憶するデータ 長レジスタを付扱し、 複命令デコーダは、 菓データ 艮レジスタの内容を参照して 鎮命令レジスタの内容を解読するように構成する。

#### [ 産業上の利用分野]

本発明は処理データ長の種類を指示するデータ 長レジスタを備えたマイクロブロセッサに関する。

#### [従来の技術]

マイクロプロセッサ(以下、MPUという。) には次のことが要求される。

①命令セットの数を多くして、各程処理が少ステップで行えるようにすること。

②オペレーションコード長を短くして、オブジェクトサイズを小さくし、かつ、処理速度を高速に すること。

この ①の 要求を満たそうとすると、オペレーションコード 長が長くなり、 ②の要求に反する。また、

②の要求を満たそうとすると、命令セットの数が 限定され、①の要求に反する。

このような問題点は、特に4ビットや8ビット 等の短語長MPUにおいて重大である。

②の要求を満たすべく、例えば秘でのオペレーションコードを1 語長にすると、 4 ピットMPUの場合には命令セットの数が 1 6 個に制限され、8 ピットMPUの場合には 2 5 6 個に制限される。

本発明の目的は、上記問題点に鑑み、命令セットの数を実質的に多くでき、しかも、オペレーションコード長を短かくして処理速度を高速にすることができるマイクロブロセッサを提供することにある。

#### [問題点を解決するための手段]

第1図は本発明の原理説明図である。

図中、1は命令レジスタであり、命令コードを記憶するもの、2は命令デコーダであり、抜命令コードを解決するもの、3はコントローラであり、抜解旋結果に基づいて致命令を実行するための各

種制御信号及びタイミング信号を A L U 、 アキュームレータまたは各種レジスタ 等の 構成要素に対し 出力するもの、 4 はデータ 及レジスタであり、 故命令によって処理すべきデータ 及を示す情報を 記位するものである。 データ 及レジスタの内容は、 例えば専用の命令により 資き換えられる。

故命令デコーダ2は、 鎮データ長レジスタ 4 の 内容を参照して鎮命令レジスタ 1 の内容を解説する。

#### [作用]

プログラム作成の際には、データ長レリスタ4の内容を、処理すべきデータ長に応じ、イニシャライズルーチンにおいて、予め設定しておき、その後は、この設定値を変更する必要が無い限り、データ長をなんら考慮することなくプログラムを作成する。

このプログラムの実行の際には、例えばデータ 長を設定する命令コードが解認されると、コントローラ3からの制御信号及びタイミング信号に基 づいてデータ長レジスタ 4 の内容がこの設定値に 皆き換えられる。その後、データ長が関係した命 令、例えば転送命令、加算命令または誠算命令等 については、この設定されたデータ長のアキュー ムレータ、レジスタまたはメモリが操作される。

ここで、マイクロブロセッサの処理対象として のデータには、ピット、ニブル、バイト、ワード、 ・・・というように多数のデータ長のものがある。

従来のマイクロブロセッサでは、1つのオペレーションに対しデータ長の程期の数だけの命令を設けていたので、同種の命令が多数存在し、実質的な命令の数は少なかった。しかし、本発明では、このうえ、データ長を区別するためのコードを命令コードの中に設ける必要がないので、上記①及び②の要求を満足させることができる。

例えば、富士通製、型式 M B 8 9 7 0 0 0 8 ピットワンチップマイクロコンピュータに本発明を適用すれば、 2 5 6 額の 1 バイト命令の内、 4 4 個 6 省略することができ、したがって、 9 バイト命

令を「バイト命令にし、かつ、従来は命令コードを割り当てることができなかった命令を追加することもできる。しかも、このような命令に対してもデータ及レジスタの内容との組み合わせが考えられるので、実質的には44個よりはるかに多い「バイト命令を追加できることになる。

なお、一般的に、マイクロプロセッサが適用される制御対象や演算対象等によって、主にまたは常に常に8ピットデータを用いたり、主にまたは常に16ピットデータを用いたりするので、データ及レジスタの内容を1回設定しておけば、その後はほとんど音音換える必要がない。

したがって、オブジェクトサイズも小さくでき る。

#### [実施例]

### ( A ) 一 実 施 例

第2図は本発明が適用されたワンチップマイクロコンピュータの要部プロック図である。

図中、1は命令レジスタであり、ROM 5 に格

納 さ れ た ブロ グ ラ ム の 内 、 図 示 し な い ブ ロ グ ラ ム カ ウ ン タ に よ り 指 定 さ れ た ア ド レ ス の 命 令 の 実 行 が 取 り 出 さ れ で 格 約 さ れ 、 こ の 命 令 の 実 行 が 終 了 す る ま で 波 命 令 コー ド を 保 待 す る も の 。 2 は 命 令 ブー ド を 解 旋 す る も の 、 3 は コー ラ で あ り 、 外 郎 か ら 供 給 さ れ る タ ロ 保 時 に ひ で の の 年 令 の 実 行 に 必 奨 な 粒 て の 制 御 信 ら ひ で タ イ ミ ング 信 号 を 各 構 成 要 業 に 供給 す る も の で ある。

例えば命令コードが汎用レジスタR。~R,間の低送命令の場合には、コントローラ3はマルチンスタを観視させる。命令コードがストアの出たない。の所定では、アキュームレータ9の内容をトレスのの所定は、アキュームレータ9の所定では、アキュームレータの所定では、アキュームが入力の合ったははトータバスDBを介して、入出して、入出して、入口のよれたデータを内容データバスDBを

4 はデータ及レジスタであり、オペランドのデータ及を配位するものである。

こ こ で 、 こ の ワ ン チ ッ ブ マ イ ク ロ コ ン ピ ュ ー タ は 8 ビ ット マ イ ク ロ コ ン ピ ュ ー タ で あ り 、 汎用 レ ジ ス タ ア レ イ 7 の 各 々 は 8 ビ ット 標 成 で あ り 、 ア キ ュ ー ム レ ー タ 9 、 テ ン ポ ラ リ ア キ ュ ー ム レ ー タ 1 2 及びテンポラリレジスタ 1 3 は 1 6 ビット標 成であるとする。また、汎用レジスタ R。~ R,は それぞれ独立に使用することができるとともに、 汎用レジスタ R。と R。、 R,と R。、 R。 と R,を それぞれペアにして 1 6 ビット構成のレ ジスタとしても使用できるものとする。

命令セットの中には、データ及レジスタ4の内容を音き換える命令があり、この命令は主にの命令はキャライズルーチンにおいて用いられる。この命令がROM5から取り出されて命令レジスターに格納され、命令デコーダ2により解説されると、やかとローラ3により、データ及りにおけるオペランドのデータ及が設定される。

設も簡単な場合として、データ長レジスタ4が第3図(A)に示す如く、1ピットにより構成されている場合を説明する。

このデータ及レジスタ4aが0の場合には、汎用レジスタR。~R、はそれぞれ独立の8ピットレ

**ジスタとして用いられる。** 

データ 長 レ ジスタ 4 a が l の 場合に は、 上 記 の 如 く ペ ア レ ジス タ と し て 用 い ら れ 、 例 え ば 汎 用 レ ジス タ R 。 を 指定 す る と 、 R 。 と R 。 と が 接 統 さ れ た l 6 ビット 構成の ペ ア レ ジス タ が 用 い ら れる。

したがって、例えばアキュームレータ 9 と汎用 レジスタ R。との加算命令(1 パイト命令)

\*ADD A.R.\*\*がROM5から命令レジスタ1に取り出された場合には、命令デコーダ2は、データ扱レジスタ4の内容が0のときはアキュームレータ9の下位8ビットと汎用レジスタR。との加算命令であると解説してその結果をコントローラ3へ供給する。コントローラ3は、アキュームレータ12へ移送させ、マルチブレクサ6を制御して汎用レジスタR。の内容をテンポラリレジスタ13の下位8ビットへ移送させ、次レータ12の内容とテンポラリレジスタ13の下位8ビットへ移送させ、次レータ12の内容とテンポラリレジスタ13の内容を加算させ、たの演算結果を、内部データバスDBを介し

アキュームレータ9へ移送させる。

また、上記 1 バイト 命令 \*\* A D D A . R \*\* に に いて、 データ 艮 レ リ ス タ 4 の 値 が 1 の 場合に は、 命令 デコーダ 2 は アキューム レータ 1 2 と 汎用レ リスタベア R \*、 R \* と の 1 6 ビット 加 算 命令 で ある タベア R \*、 R \* と の 1 6 ビット 加 算 命令 で ある と 解 旋 も 果 を コントローラ 3 へ 供 給 す る。 コントローラ 3 は ア キューム レータ 9 の な 1 6 ビット の 内 容 を テンポラリア キュームレータ 9 の 1 6 ビット の 内 容 を テンポラリン ス タ 1 3 へ 移 送 し、 A L U 1 4 を 制 御 し て テンポラリレ リスタ 1 3 の 内 容 を 加 算 さ せ 、 そ の 1 6 ビット 演 籍 果 を、 内 郎 データ バス D B を 介 し ア キュームレータ 9 へ 移 送 さ せる。

減算命令、比較命令、論理演算命令及び転送命令等についても上記同様である。

したがって、データ長のみ異なる同種の処理は、 同一の命令コードにより行うことができ、短い命 令器長を用いて、しかも命令セットの数を実質的

に増やすことができる。

## (B)他の実施例

なお、上記の例では、汎用レジスタアレイ7の総でについてデータ及レジスタ4aの内容が影響する場合を説明したが、例えば汎用レジスタアレイ7のうち、R。~R。及びR。~R。のみがデータ及レジスタ4aの内容に関係し、汎用レジスタR。とR,については、従来のように、異なる命令により、シングルレジスタとして用いることもペアレジスタとして用いることもペアレジスタとして用いることもできるように構成してもよい。

また、第3図(B)に示す如く、データ及レジスタ4bを4ビットで構成し、そのビットb.(1=0~3)が0のときにはR1、R1.1がそれぞれシングルレジスタとして用いられ、b1が1のときにはR1とR1.2がペアレジスタとして用いられるように構成してもよい。

さらに、第3図(C)に示す如く、データ長レ ジスタ4 cの内容が °000°のときにはピット処理、 °001°のときにはニブル処理、 °010°のときにはパ イト処理、"011"のときには 2 バイト処理、"100" のときは 4 バイト処理・・・であると解説するように構成してもよい。

例えばデータ長レジスタ4 cの内容が"100°で、命令レジスタ1 の内容が汎用レジスタR。からRAM10への転遊命令である場合には、命令デコーダ2は、汎用レジスタR。、R。、R。、R。の内容をRAM10の所定アドレスから4バイトにわたるアドレスへ転送させる命令であると解説する。したがって、1命令で4バイトも転送でき、高速処理が可能になる。

他の例として、データ長レジスタ4 cの内容が
\*000\*であり、命令レジスタ1 の内容がアキュームレータ9 と汎用レジスタR。との論理積をとる命令である場合には、命令デコーダ2 は、例えば、アキュームレータ9 の最下位ビットと、汎用レジスタR。の最下位ビットとの論理積をとる命令であると解説する。このような処理は、このワンチップマイクロコンピュータをシーケンサとして用いる場合に有効である。

# 特開平1-169537(5)

また、 選 卓の計算のような用い方をする場合には、 データ艮レジスタ 4 c の値を 1 にすることによりニブル処理を容易に行うことができる。

すなわち、1種類のワンチップマイクロコンピュータであっても、データ長レジスタ4の内容を書き換えることにより、各種用途に合った用い方をすることができる。

また、データ長レジスタをメモリマッピングされたレンスタとして構成してもよい。この場合、データ長レジスタの音き換えは通常の転送命令で実現できる。 専用の命令を設ける必要がないため、その分、他の有効な命令を追加することが可能となる。

## [発明の効果]

本発明に係るマイクロブロセッサでは、命令レジスタの内容とデータ艮レジスタの内容との組み合わせにより命令を解説するようになっているので、各種データ艮のオペランドに対し、1祖のオペレーションには1つの命令コードのみを設けれ

R。~ R,: 汎用レジスタ

代理人 弁理士 井 桁 貞



ばよく、実質的な命令数を極めて多くでき、そのうえ、データ長を区別するコードを命令コードに設ける必要がないのでオペレーションコードを短くすることができ、同一サイズのRONに、より多くの処理内容を持つプログラムを格納することが可能となり、さらに、処理速度を高速にすることができるという優れた効果を奏する。

#### 4. 図面の簡単な説明

第 1 図は本発明の原理説明図、 第 2 図は本発明の一実施例に係るワンチップマイクロコンピュータの要解解成プロック図、 第 3 図は汎用レジスタとデータ及レジスタとの 関係を説明する図である。


#### 図中


1:命令レジスタ2:命令デコーダ3:コントローラ4:データ畏レジスタ

発明の原理図

第1図

# 特期平1-169537(6)





1:2パイト処理

() : 4パイト処理

汎用レジスタとデータ長レジスタとの関係説明図

----0

0

1

0

第 3 図